

TL97x 输出轨到轨极低噪声运算放大器

1 特性

- 轨到轨输出电压摆幅：
 $V_{CC} = \pm 2.5V$ 时为 $\pm 2.4V$
- 超低噪声水平： $4nV/\sqrt{Hz}$
- 工作范围：2.7V 至 12V

2 应用

- 便携式设备：
 - 音乐播放器
 - 平板电脑
 - 手机
- 仪表和传感器
- 专业音频电路

3 说明

TL97x 系列单路、双路和四路运算放大器可在低至 $\pm 1.35V$ 的电压下工作，并具有输出轨到轨信号摆幅特性。TL97x 具有的特征使其适用于便携式和电池供电设备。极低噪声和低失真特性使其适用于音频前置放大。


TL971 采用节省空间的 5 引脚 SOT-23 封装，由于可放置在任何位置，因此简化了电路板设计（外形尺寸为 $2.9mm \times 1.6mm$ ）。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TL971	D (SOIC, 8)	4.90mm × 6.00mm
	P (PDIP, 8)	9.81mm × 9.43mm
TL972	D (SOIC, 8)	4.90mm × 6.00mm
	PW (TSSOP, 8)	3.00mm × 6.40mm
	DGK (VSSOP, 8)	3.00mm × 4.90mm
TL974	N (PDIP, 14)	19.30mm × 9.40mm
	D (SOIC, 14)	8.65mm × 6.00mm
	PW (TSSOP, 14)	5.00mm × 6.40mm

(1) 有关更多信息，请参阅 [机械、封装和可订购信息](#)。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



简化版原理图



内容

1 特性	1	6.3 器件功能模式	10
2 应用	1	7 应用和实施	11
3 说明	1	7.1 典型应用.....	11
4 引脚配置和功能	3	7.2 电源相关建议.....	11
5 规格	4	7.3 布局.....	12
5.1 绝对最大额定值.....	4	8 器件和文档支持	13
5.2 ESD 额定值, 旧裸片.....	4	8.1 第三方产品免责声明.....	13
5.3 ESD 额定值新裸片.....	4	8.2 接收文档更新通知.....	13
5.4 建议运行条件.....	4	8.3 支持资源.....	13
5.5 热性能信息.....	4	8.4 商标.....	13
5.6 电气特性.....	5	8.5 静电放电警告.....	13
5.7 典型特性.....	6	8.6 术语表.....	13
6 详细说明	10	9 修订历史记录	14
6.1 概述.....	10	10 机械、封装和可订购信息	14
6.2 特性说明.....	10		

4 引脚配置和功能




表 4-1. 引脚功能

名称	引脚					类型 ⁽¹⁾	说明
	TL971	TL971	TL972		TL974		
	DBV	D	D、DGK、P、PW	DRG	D、N、PW		
IN+	3	3	—	—	—	I	同相输入
IN-	4	2	—	—	—	I	反相输入
IN1+	—	—	3	3	3	I	同相输入
IN1-	—	—	2	2	2	I	反相输入
IN2+	—	—	5	5	5	I	同相输入
IN2-	—	—	6	6	6	I	反相输入
IN3+	—	—	—	—	10	I	同相输入
IN3-	—	—	—	—	9	I	反相输入
IN4+	—	—	—	—	12	I	同相输入
IN4-	—	—	—	—	13	I	反相输入
NC	—	1	—	—	—	—	无连接
		5					
		8					
OUT	1	6	—	—	—	O	输出
OUT1	—	—	1	1	1	O	输出
OUT2	—	—	7	7	7	O	输出
OUT3	—	—	—	—	8	O	输出
OUT4	—	—	—	—	14	O	输出
VCC+	5	7	8	8	4	—	正电源
VCC-	2	4	4	4	11	—	负电源

(1) I = 输入, O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压范围	2.7	15	V
V _{ID}	差动输入电压 ⁽²⁾		±1V	V
V _{IN}	输入电压范围 ⁽³⁾	V _{CC} - 0.3	V _{CC} + 0.3	V
T _J	最大结温		150	°C
T _{stg}	贮存温度范围	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 同相输入端的差分电压是相对于反相输入端而言的。
- (3) 输入和输出电压绝不能超过 V_{CC} + 0.3V。

5.2 ESD 额定值，旧裸片

		值	单位
V _(ESD)	静电放电		
	人体放电模式 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚 ⁽¹⁾	2000	V
	充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101，所有引脚 ⁽²⁾	1500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 ESD 额定值新裸片

		值	单位
V _(ESD)	静电放电		
	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2500	V
	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±1500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.4 建议运行条件

		最小值	最大值	单位
V _{CC}	电源电压	2.7	12	V
V _{ICM}	共模输入电压	V _{CC} - 1.15	V _{CC} + 1.15	V
T _A	自然通风条件下的工作温度	-40	125	°C

5.5 热性能信息

热指标 ⁽¹⁾		TL971		TL972					TL974			单位
		D ⁽²⁾	DBV ⁽²⁾	D ⁽²⁾	DGK ⁽³⁾	DRG ⁽³⁾	P ⁽²⁾	PW ⁽²⁾	D ⁽²⁾	N ⁽²⁾	PW ⁽²⁾	
		8 引脚	5 引脚	8 引脚					14 引脚			
R _{θJA}	封装热阻 抗，结至自然通风	97	206	97	172	44	85	149	86	80	113	°C/W

- (1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。
- (2) 封装热阻抗根据 JESD 51-7 计算。
- (3) 封装热阻抗根据 JESD 51-5 计算。

5.6 电气特性

$V_{CC+} = 2.5V$ 、 $V_{CC-} = -2.5V$ 、全范围 $T_A = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)

参数	测试条件	T_A	最小值	典型值	最大值	单位
V_{IO} 输入偏移电压		$25^{\circ}C$	± 0.21		4	mV
		完整范围			6	
αV_{IO} 输入偏移电压漂移	$V_{ICM} = 0V, V_O = 0V$	$25^{\circ}C$	± 0.25			$\mu V/^{\circ}C$
I_{IO} 输入失调电流	$V_{ICM} = 0V, V_O = 0V$	$25^{\circ}C$	± 0.01		150	nA
I_{IB} 输入偏置电流	$V_{ICM} = 0V, V_O = 0V$	$25^{\circ}C$	± 0.01		750	nA
		完整范围			1000	
V_{ICM} 共模输入电压		$25^{\circ}C$	-1.35		1.35	V
CMRR 共模抑制比	$V_{ICM} = \pm 1.35V$	$25^{\circ}C$	60	90		dB
SVR 电源电压抑制比	$V_{CC} = \pm 2V$ 至 $\pm 3V$	$25^{\circ}C$	60	70		dB
A_{VD} 大信号电压增益	$R_L = 2k\Omega$	$25^{\circ}C$	70	125		dB
V_{OH} 高电平输出电压	$R_L = 2k\Omega$	$25^{\circ}C$	2	2.4		V
V_{OL} 低电平输出电压	$R_L = 2k\Omega$	$25^{\circ}C$		-2.4	-2	V
I_{source} 输出拉电流		$25^{\circ}C$	1.2	65 ⁽¹⁾		mA
I_{sink} 输出灌电流		$25^{\circ}C$	50	-65 ⁽¹⁾		mA
I_{CC} 电源电流 (每个放大器)	单位增益、空载	$25^{\circ}C$		2.48	2.8	mA
		完整范围			3.2	
GBWP 增益带宽积	$f = 100kHz, R_L = 2k\Omega, C_L = 100pF$	$25^{\circ}C$		10.6		MHz
Φ_m 单位增益下的相位裕度	$R_L = 2k\Omega, C_L = 100pF$	$25^{\circ}C$		60		$^{\circ}$
V_n 等效输入噪声电压	$f = 100kHz$	$25^{\circ}C$		4.4		$nV/\sqrt{Hz}$
THD 总谐波失真	$f = 1kHz, A_V = -1, R_L = 10k\Omega$	$25^{\circ}C$		0.003		%

(1) 在高电源电压下，将 TL97x 突然短接至中位电压或接地可导致快速热关断。如果根据图 5-12 和图 5-13 避免了快速热关断，则可实现大于 ISC 的输出电流。

5.7 典型特性




图 5-1. 增益和相位与频率间的关系, 旧裸片




图 5-2. 增益和相位与频率间的关系, 旧裸片




图 5-3. 闭环增益与频率间的关系 (新裸片)




图 5-4. 输入电压噪声与频率间的关系, 旧裸片




图 5-5. 输入电压噪声频谱密度与频率间的关系 (新裸片)




图 5-6. 相位裕度与电源电压间的关系, 旧裸片

5.7 典型特性 (续)




图 5-7. 相位裕度与容性负载间的关系, 新裸片




图 5-8. 输入响应, 旧裸片




图 5-9. 电源纹波抑制与频率之间的关系, 旧裸片




图 5-10. CMRR 和 PSRR 与频率间的关系 (新裸片)




图 5-11. 输出电压与输出电流间的关系, 旧裸片




图 5-12. 输出电压摆幅与输出电流 (拉电流) 间的关系 (新裸片)

5.7 典型特性 (续)




图 5-13. 输出电压摆幅与输出电流 (灌电流) 间的关系 (新裸片)




图 5-14. 输出阻抗与频率间的关系, 旧裸片




图 5-15. 开环输出阻抗与频率间的关系 (新裸片)




图 5-16. 转换率与电源电压间的关系, 旧裸片




图 5-17. 转换率与输入阶跃电压间的关系, 新裸片




图 5-18. 小信号过冲与电容负载间的关系 (新裸片)

5.7 典型特性 (续)




图 5-19. 小信号过冲与电容负载间的关系 (新裸片)




图 5-20. 输入偏置电流和失调电流与温度间的关系, 新裸片




图 5-21. 转换率与输入差分电压间的关系, 新裸片

6 详细说明

6.1 概述

TL97x 系列运算放大器可在低至 $\pm 1.35\text{V}$ 的电压下工作，并具有输出轨到轨信号摆幅特性。TL97x 具有的特征使其适用于便携式和电池供电设备。极低噪声和低失真特性使其适用于音频前置放大。TL97x 系列提供单路、双路和四路运算放大器封装，尺寸各异。

TL971 采用节省空间的 5 引脚 SOT-23 封装，由于可放置在任何位置，因此简化了电路板设计（外形尺寸为 $2.9\text{mm} \times 1.6\text{mm}$ ）。

6.2 特性说明

6.2.1 共模电压范围

OPA97x 是一款 12V 的真正轨到轨输入运算放大器，其输入共模范围扩展到两个电源轨。此宽范围通过并联互补的 N 沟道和 P 沟道差分输入对实现的，如图 6-1 所示。当输入电压接近正电源轨（通常从 $(V+) - 1\text{V}$ 至正电源）时，N 通道对有效。当输入电压为负电源电压到大约 $(V+) - 2\text{V}$ 时，P 通道对处于激活状态。有一个小转换区域，通常介于 $(V+) - 2\text{V}$ 至 $(V+) - 1\text{V}$ 之间，在这个区间内两个输入对都打开。此转换区域会随工艺不同而略有波动。在此区域内，与在该区域外运行相比，PSRR、CMRR、失调电压、温漂、噪声和 THD 性能可能会下降。

有关共模电压范围及 PMOS/NMOS 对交互作用的更多信息，请参阅[具有互补对输入级的运算放大器模拟设计期刊](#)。




图 6-1. 轨到轨输入级

6.2.2 工作电压

TL97x 器件完全支持在 2.7V 至 12V 电压范围内工作。此外，许多规格都适用于 -40°C 至 125°C 的温度范围。

6.3 器件功能模式

TL97x 器件会在连接电源时通电。这些器件中的每一款均可根据应用情况作为单电源运算放大器或双电源放大器使用。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 典型应用

运算放大器的电压跟随器配置适用于需要用微弱信号驱动相对较高电流负载的应用。此电路也称为缓冲放大器或单位增益放大器。运算放大器的输入具有非常高的电阻，这使电压源上的电流负载可以忽略不计。运算放大器的输出电阻几乎可以忽略不计，因此放大器能够向输出负载提供所需的任意电流。




图 7-1. 电压输出器原理图

7.1.1 设计要求

- 正极端子的输入
- 0V 至 12V 的输出范围
- 0V 至 12V 的输入范围
- 单位增益时，将反馈短接至负输入

7.1.2 详细设计过程

7.1.2.1 输出电压摆幅

运算放大器的内部电路会将输出电压限制在电源轨以下的某个电平。对于此放大器，输出电压必须在 $\pm 12V$ 范围内。

7.2 电源相关建议

TL97x 系列器件的额定工作电压范围为 2.7V 至 12V；多数电气特性在 $-40^{\circ}C$ 至 $125^{\circ}C$ 温度范围内适用。

小心

电源电压超过 15V 会对器件造成永久损坏（请参阅[绝对最大额定值](#)）。

将 0.1 μF 旁路电容器置于电源引脚附近，以减少来自高噪声电源或高阻抗电源的耦合误差。有关旁路电容器放置位置的详细信息，请参阅[布局指南](#)部分。

7.3 布局

7.3.1 布局指南

为了实现器件的出色工作性能，请采用良好的 PCB 布局实践，包括：

- 噪声可通过整个电路的电源引脚以及运算放大器传入模拟电路。旁路电容器用于为局部模拟电路提供低阻抗电源，从而降低耦合噪声。
 - 在每个电源引脚和接地端之间连接低等效串联电阻 (ESR) $0.1\ \mu\text{F}$ 陶瓷旁路电容器，并尽量靠近器件放置。从 $V+$ 到接地端的单个旁路电容器适用于单电源应用。
- 将电路中的模拟部分和数字部分单独接地是简单、有效的噪声抑制方法。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地层有助于散热和减少 EMI 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。
- 为了减少寄生耦合，应让输入走线尽可能远离电源或输出走线。如果无法将输入信号线与电源或输出信号线分开，应将敏感线路垂直交叉布置，而不是与噪声线路并行。
- 外部元件应尽量靠近器件放置。如布局示例部分中所示，使 R_F 和 R_G 接近反相输入可很大限度地减小寄生电容。
- 尽可能缩短输入走线的长度。切记，输入布线是电路中最敏感的部分。
- 考虑在关键布线周围设定驱动型低阻抗保护环。这样可显著减少附近布线在不同电势下产生的漏电流。

7.3.2 布局示例




图 7-2. 非反相配置的运算放大器原理图




图 7-3. 非反相配置的运算放大器电路板布局

8 器件和文档支持

8.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

8.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

Changes from Revision H (January 2015) to Revision I (July 2026)	Page
• 删除了“超低失真和高动态特性”。.....	1
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了“器件信息”表.....	1
• 更新了“说明”部分文本中的封装尺寸，以匹配更新后的器件信息表.....	1
• 添加了 ESD 额定值新裸片 一节.....	4
• 已将输入偏移电压典型值从 1mV 更新为 $\pm 0.21\text{mV}$	5
• 将输入偏移电压漂移典型值从 $5\mu\text{V}/^\circ\text{C}$ 更新为 $\pm 0.25\mu\text{V}/^\circ\text{C}$	5
• 将输入偏移电流典型值从 10nA 更新为 $\pm 0.01\text{nA}$	5
• 将输入偏置电流典型值从 200nA 更新为 $\pm 0.01\text{nA}$	5
• 已将共模抑制比典型值从 85dB 更新为 90dB.....	5
• 已将大信号电压增益典型值从 80dB 更新为 125dB.....	5
• 删除了“输出源电流全范围”值.....	5
• 删除了“输出灌电流全范围”值.....	5
• 删除了增益带宽积的最小值.....	5
• 删除了转换率规格.....	5
• 删除了增益裕度规格.....	5
• 等效输入噪声电压典型值从 $4\text{nV}/\sqrt{\text{Hz}}$ 更新为 $4.4\text{nV}/\sqrt{\text{Hz}}$	5
• 将输出源电流典型值从 1.4mA 更新为 65mA.....	5
• 将输出灌电流典型值从 80mA 更新为 -65mA.....	5
• 根据新裸片特性更新了 典型特性	6
• 更新了文本中的封装尺寸，以匹配 说明 部分中更新的器件信息表。.....	10
• 添加了 输出共模电压 一节.....	10
• 删除了 转换率 一节.....	10
• 删除了 单位增益带宽 一节.....	10
• 删除了 低总计谐波失真 一节.....	10
• 删除了 应用信息 部分.....	11
• 删除了 电源和输入电压 部分.....	11

Changes from Revision G (May 2012) to Revision H (January 2015)	Page
• 添加了 应用 、 器件信息表 、 引脚功能表 、 ESD 等级表 、 热性能信息表 、 典型特性 、 特性说明 部分、 器件功能模式 、 应用和实施 部分、 电源相关建议 部分、 布局 部分、 器件和文档支持 部分以及 机械、封装和可订购信息 部分.....	1
• 删除了 订购信息表	1

Changes from Revision F (December 2009) to Revision G (May 2012)	Page
• 更改了转换率最小值。.....	5

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TL971ID	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	Z971
TL971IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z971
TL971IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z971
TL971IDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
TL972ID	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	Z972
TL972IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	TSA
TL972IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	TSA
TL972IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z972
TL972IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z972
TL972IDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z972
TL972IDRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z972
TL972IP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TL972IP
TL972IP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TL972IP
TL972IPE4	Active	Production	PDIP (P) 8	50 TUBE	-	Call TI	Call TI	-40 to 125	
TL972IPWR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z972
TL972IPWR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z972
TL974ID	Active	Production	SOIC (D) 14	50 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL974I
TL974ID.A	Active	Production	SOIC (D) 14	50 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL974I
TL974IDR	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL974I
TL974IDR.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL974I
TL974IN	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TL974IN
TL974IN.A	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TL974IN
TL974INE4	Active	Production	PDIP (N) 14	25 TUBE	-	Call TI	Call TI	-40 to 125	
TL974IPW	Active	Production	TSSOP (PW) 14	90 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z974
TL974IPW.A	Active	Production	TSSOP (PW) 14	90 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z974
TL974IPWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	Z974
TL974IPWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z974
TL974IPWRG4	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	Z974

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF TL971, TL972, TL974 :

- Automotive : [TL971-Q1](#), [TL972-Q1](#), [TL974-Q1](#)


NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TL971IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TL971IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TL971IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TL972IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TL972IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TL972IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TL972IDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TL972IPWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TL974IDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TL974IDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TL974IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TL974IPWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TL974IPWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TL971IDR	SOIC	D	8	2500	353.0	353.0	32.0
TL971IDR	SOIC	D	8	2500	353.0	353.0	32.0
TL971IDR	SOIC	D	8	2500	353.0	353.0	32.0
TL972IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TL972IDR	SOIC	D	8	2500	340.5	338.1	20.6
TL972IDR	SOIC	D	8	2500	353.0	353.0	32.0
TL972IDRG4	SOIC	D	8	2500	353.0	353.0	32.0
TL972IPWR	TSSOP	PW	8	2000	353.0	353.0	32.0
TL974IDR	SOIC	D	14	2500	353.0	353.0	32.0
TL974IDR	SOIC	D	14	2500	353.0	353.0	32.0
TL974IPWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TL974IPWRG4	TSSOP	PW	14	2000	353.0	353.0	32.0
TL974IPWRG4	TSSOP	PW	14	2000	353.0	353.0	32.0

TUBE




*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
TL972IP	P	PDIP	8	50	506	13.97	11230	4.32
TL972IP.A	P	PDIP	8	50	506	13.97	11230	4.32
TL974ID	D	SOIC	14	50	507	8	3940	4.32
TL974ID.A	D	SOIC	14	50	507	8	3940	4.32
TL974IN	N	PDIP	14	25	506	13.97	11230	4.32
TL974IN.A	N	PDIP	14	25	506	13.97	11230	4.32
TL974IPW	PW	TSSOP	14	90	530	10.2	3600	3.5
TL974IPW.A	PW	TSSOP	14	90	530	10.2	3600	3.5

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT


**NOTES:**

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:



1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE




- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.


N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE



PINS **	14	16	18	20
DIM				
A MAX	0.775 (19,69)	0.775 (19,69)	0.920 (23,37)	1.060 (26,92)
A MIN	0.745 (18,92)	0.745 (18,92)	0.850 (21,59)	0.940 (23,88)
MS-001 VARIATION	AA	BB	AC	AD



14/18 Pin Only
20 Pin vendor option

4040049/E 12/2002


- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 - The 20 pin end lead shoulder width is a vendor option, either half or full width.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)



8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



VSSOP - 1.1 mm max height

Technical drawing of a 6-pin connector. The drawing includes a top view and a side view. The top view shows a rectangular component with six pins on the right side. Dimensions include a total width of 5.05 (typical) and 4.75, a pin pitch of 1.95 (2X), and a pin width of 0.65 (6X). A circular feature is labeled "PIN 1 INDEX AREA". The side view shows the component's profile with a height of 3.1 (typical) and 2.9, and a pin height of 0.38 (typical) and 0.25 (8X). A "SEATING PLANE" is indicated on the right side. Callouts A, B, and C are present. A table of values is provided at the bottom right:

⊕	0.13	Ⓜ	C	A	B
---	------	---	---	---	---



PowerPAD is a trademark of Texas Instruments.


- 
- TEXAS
INSTRUMENTS
www.ti.com

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月